第02练 - 时序逻辑设计 （第8-10周）

1. 使用牛顿-拉夫逊迭代法对除法进行(时序逻辑的)硬件描述

   1. 输入：数据类型为S0I8F0的被除数dat_a_i；数据类型为S0I8F0的除数dat_b_i。
   2. 输出：数据类型为S0I8F8的商dat_c_o。
   3. 功能：分别实现流水型和迭代型。
   4. 精度：与全精度运算保持一致。
   5. 环境：不做限制。
   6. 语言：Verilog。

2. 对理论课介绍的CRC进行算法建模：

   1. 输入：S0I8F0
   2. 输出：S0I32F0（对于CRC-N，数据应存放在低N bits）
   3. 功能：计算一段数据的CRC校验值（其长度在1~4096 byte范围内，支持宽度、多项式、初始值、结果异或值、输入数据反转、输出数据反转等参数），并与golden做随机对比。
   4. 环境：不做限制。
   5. 语言：不做限制。
   6. 注意：如果与matlab中的golden（comm.CRCGenerator）进行对比，需配置成Direct Method。

3. 对理论课介绍的CRC进行(时序逻辑的)硬件描述：

   1. 输入：S0I8F0
   2. 输出：S0I32F0（对于CRC-N，数据应存放在低N bits）
   3. 功能：计算一段数据的CRC校验值（其长度在1~4096 byte范围内，支持宽度、多项式、初始值、结果异或值、输入数据反转、输出数据反转的在线配置）。
   4. 环境：不做限制。
   5. 语言：Verilog。

4. 对理论课介绍的分支预测过程进行(时序逻辑的)硬件描述：

   1. 环境：不做限制。
   2. 语言：Verilog。

5. 请于第11周实验课前提交实验报告至作业邮箱，应包含以下内容

   1. 标题（时序逻辑设计实验：CRC校验）
   2. 实验日期
   3. 学生信息
   4. 实验目的
   5. 实验原理
   6. 实验环境
   7. 代码及分析
   8. 仿真及分析
   9. 实验总结

   • 注意简洁性，不需要长篇大论，讲清楚就可以!!

   • 注意简洁性，不需要长篇大论，讲清楚就可以!!

   • 注意简洁性，不需要长篇大论，讲清楚就可以!!