第04练 - 常见IP之通信类 （第14-16周）

1. 设计一个APB转REG接口。

   1. 环境：不做限制。
   2. 语言：Verilog。

2. 设计一对UART_TX和UART_RX

   1. 功能：支持在线可配的波特率、数据长度、奇偶校验和停止比特。
   2. 环境：不做限制。
   3. 语言：Verilog。

3. 设计一个基于UART的传输系统（选做）

   1. 功能：如图所示。
   2. 环境：不做限制。
   3. 语言：Verilog。
   

4. 无需提交实验报告